hdl-libs

Pinned Loading

1. utils utils Public

   此库包含了一系列用于硬件设计的基础模块

   Verilog 1 1

2. axi_remapper axi_remapper Public

   该模块用于将 AXI4 接口的数据地址重映射到新的地址空间，实现数据的透明传输

   Tcl 1 1

3. spi_master spi_master Public

   该模块实现了一个SPI主控制器，用于与从设备进行通信。支持可配置的数据宽度、时钟极性和相位

   Verilog

4. uart16550 uart16550 Public

   uart_top 模块是一个支持 APB 总线接口的 UART 通信接口，包含 UART 发送器和接收器，使用 AXI Stream (AXIS) 接口进行数据传输，同时提供 GPIO 功能和状态信号。

   Verilog

5. verilog_template verilog_template Public template

   该模块为verilog模块模板

   Verilog

6. PROGRAM_FTDI PROGRAM_FTDI Public

   PROGRAM_FTDI 是一个用于设置和管理 基于 FT232/FT2232/FT4232 的 Xilinx JTAG 设备的序列号信息 Windows Forms 应用程序

   C# 20 7